MDSTECH

cJTAG 및 SW-DP를 활용한 TRACE32 디버깅

TRACE32는 표준 JTAG방식을 사용한 타깃에서 가장 많이 활용되지만 타깃의 인터페이스 크기를 줄여야 하는 등과 같이 특수한 경우에는 2개의 pin만으로 디버깅이 가능한 cJTAG과 SW-DP 방식을 활용할 수도 있습니다. cJTAG과 SW-DP는 디버깅하고자 하는 타깃에서 지원할 경우 사용할 수 있으며 지원여부는 MDS테크로 문의하여 확인하실 수 있습니다.

cJTAG (IEEE P1149.7)

cJTAG은 on-chip 디버깅 인터페이스로 일부 환경에서 5pin 표준 JTAG 인터페이스를 대체할 수 있도록 MIPI Alliance에 의해서 정의되었습니다. 이 2-pin 인터페이스는 clock line과 양방향 data line으로 구성되어 있습니다. (그림1 참고)

Serial Wire Debug Port (SW-DP)

CoreSight 기술을 기반으로 한 debug 및 trace 기능을 지원하는 SoC의 경우 외부 디버깅 장비가 각 개별 코어의 TAP컨트롤러와 직접 통신을 하지 않습니다. 대신 Debug Access Port(DAP)를 경유하게 되는데, DAP의 task는 각 개별 코어들에게 디버깅 관련 명령어들을 분배하게 됩니다. 각 개별 코어의 on-chip 디버깅 구현에 따라서 메모리 mapping된 코어의 debug register는 BUS access를 통하여 통신을 하고 제어됩니다. Cortex-M은 이러한 방식으로 작동하는 대표적인 core라고 볼 수 있습니다.

그림1. The cJTAG interface, here for multichip target hardware

• 디버깅에 기존의 TAP controller를 사용하는 core들은 계속 JTAG sequence로 제어됩니다.

ARM에 의하여 설계된 표준 JTAG이나 앞서 설명한 2-pin SW-DP 모두 디버거와 DAP사이의 인터페이스로써 사용됩니다. (그림2 참고) 2-pin 디버깅 인터페이스와 on-chip 디버깅 인터페이스는 빠른 다운로드 속도를 달성하기 위해서 최대 100MHz의 frequency로 동작하며 높은 frequency에서 디버깅 케이블에 의한 reflection을 제거하기 위해서 디버깅 신호는 타깃 하드웨어 커넥터로 이동된 후에 종료됩니다.

그림2. The Serial Wire Debug Port as a 2-pin interface between the debugger and the DAP

cJTAG과 SW-DP를 사용한 디버깅 방법에 대하여 더 자세한 정보를 원하실 경우 MDS테크 TRACE32 지원 연락처로 문의 바랍니다. (trace32@mdstech.co.kr)