MDSTECH

TRACE32의 ARM CoreSight SoC-600 지원

 Lauterbach가 SoC-600에 대한 TRACE32 지원 추가를 발표했습니다. 일반적으로 SoC-600이라고 하는 ARM Debug Interface(ADIv6)는 ARM의 차세대 프로세서 및 아키텍처 독립적 디버그 인터페이스입니다. 초기에는 ARMv8 에서만 사용할 수 있었지만, 앞으로 모든 아키텍처에서 구현할 수 있습니다.

실리콘 디자이너들이 SoC-600 표준을 채택해야 하는 필수적인 이유가 있습니다. 완전히 프로세서와 아키텍처에 독립적이라는 것입니다. 확장할 수 있고 다양한 디버그 인터페이스가 필요한 곳이라면 어디든 적용할 수 있습니다.

 JTAG 과 같은 기존의 디버그 인터페이스는 SoC-600의 일부만 구성하며 전용 링크 계층으로 이동되었습니다. 이를 통해 거의 모든 디바이스에서 디버그 연결이 가능하며 다음과 같은 연결을 통해 디버그 세션을 실행할 수 있습니다.

- JTAG-DP, SW-DP, SWJ-DP, PCle, USB (MIPI SneakPeek), UDP/TCP/IP, on-chip resources에 사용되는 self-hosted debug, GTL 및 UltraSoC PAM.

메모리 인터페이스가 근본적으로 재설계되었으며, 기본 디버그 도구 링크와 독립적인 여러 메모리 엑세스 포트를 지원합니다. 이제 CPU/SoC 내부에 있는 것뿐만 아니라 타겟 시스템의 모든 메모리 버스와 인터페이스 할 수 있습니다. 메모리 포트를 계층적 액세스 트리로 구성할 수 있으며, 사용자가 메모리 포트의 연결 구성을 TRACE32 디버거에 설정합니다. 이 초기 설정이 수행되면 모든 메모리에 액세스하는 것이 표준 디버그 인터페이스와 거의 차이가 없는 간단한 작업이 됩니다. 메모리 액세스 포트는 인터페이스 링크와 독립적으로 설계되어 시스템 설계에 훨씬 더 큰 유연성을 제공합니다.

 SoC-600을 통해 향상된 유연성은 임베디드 장치에서 실행되는 소프트웨어를 새롭고, 보다 효율적으로 디버깅하는 방법을 제공할 수 있으며, 실리콘 디자이너가 이 새로운 기술을 활용할 수 있기를 기대합니다. TRACE32는 항상 디버그 기술의 정점에 있으며, 구성 가능한 접근 방식 지원을 통해 새로운 패러다임을 제공합니다.